# fpgachina24-amd

**Repository Path**: GGwhyyy/fpgachina24-amd

## Basic Information

- **Project Name**: fpgachina24-amd
- **Description**: FPGA大赛·········
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: main
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 3
- **Created**: 2024-10-23
- **Last Updated**: 2024-10-23

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# FPGAChina2024 - AMD Track

## 基础能力赛道：命题式FPGA设计能力专项 (试点)

**面向对象：** 本科三年级及以下年级学生

**赛道特色：**
专为FPGA技术初学者量身打造，通过编程竞赛，巩固数字电路课程的学习，计算机体系结构课程的初步理解，工业领域简单应用的开发，锻炼RTL代码的熟练开发技能，为未来的科研和职业道路打下坚实基础。

**参赛规则简述：**

* 每所高校最多可报名6支队伍
* 每支队伍由1至2名队员组成
* 报名方式：9月10日早上10点系统开放报名，先到先得
* 竞赛分为初赛和决赛两个阶段，晋级比例与开放式命题赛道保持一致

**初赛流程要点：**

* 线上进行，使用参赛学生的个人电脑上提前安装好的Vivado工具开发环境并完成设计任务
* 涉及组合电路和时序电路的设计、仿真、编译、综合和代码提交
* 评分侧重于行为仿真以及后仿真的结果以及资源使用合理性，无需上板测试
* 每位参赛队员需开启两个腾讯会议摄像头，确保竞赛的公正性
* 监考人员全程监督，一旦发现抄袭、代考等违规行为，将取消队伍的参赛资格

**决赛流程要点：**

* 在南京与全国大学生FPGA创新设计大赛决赛同期线下举行
* 队员需现场合作，使用指定板卡和Vivado工具完成编程、上板测试，并进行现场答辩
* 最终总分将综合考量初赛分数，决赛的设计完成度、资源利用合理性及答辩表现

**环境要求**：Windows 10/11, Vivado 2023.2

* 每位学生需要在个人电脑上安装一个完全可用的AMD FPGA开发环境 ，包括软件安装、许可证管理、命令行设置等。
* 请在报名成功后，通过 [环境配置手册](./env_setup/README.md) 中提供的详细分步说明完成准备工作!
* 实验环境详细的逻辑仿真分步说明在测试样例文件夹 `./nbit_adder`的[ nbit_adder_script.tcl ](./nbit_adder/nbit_adder_script.tcl)中。

**初赛命题方向：**

安装编译环境使用

* Vivado TCL Shell 进行本地测试

组合逻辑电路

* 全加器，全减器，锁存器，编码器

时序逻辑电路

* 计数器，移位寄存器，FSM
* PWM波形生成器

内存电路设计

* 双端，单端口RAM

接口电路设计

* FIFO,UART

FPGA架构理解

* 优化资源部署
* 优化时序问题

游戏设计

* 满足游戏功能的状态机实现
* 游戏结果的判定

图像处理

* 输入输出图像的格式转换
* 图像的片上存储
* 基本的图像处理算法实现

计算机体系结构以及简单精简指令集处理器组件链接

* ALU
* Instruction Memory
* Register File

## 参考资料链接：

### AMD - Xilinx 官方文档:

* [AMD技术信息门户网站](https://docs.amd.com/)
* [Vivado Design Suite Tcl Command Reference Guide (UG835)](https://docs.amd.com/r/en-US/ug835-vivado-tcl-commands/Introduction)
* [Vivado Design Suite User Guide: Using Tcl Scripting (UG894)](https://docs.amd.com/r/en-US/ug894-vivado-tcl-scripting/Tcl-Scripting-in-Vivado)
* [Vivado Design Suite User Guide: Getting Started (UG910)](https://docs.amd.com/r/en-US/ug910-vivado-getting-started/Vivado-Design-Suite-Overviews)
* [Vivado Design Suite 用户指南: 逻辑仿真 (UG900)](https://docs.amd.com/r/zh-CN/ug900-vivado-logic-simulation/%E6%A6%82%E8%BF%B0)
* [Vivado Design Suite User Guide: Synthesis (UG901)](https://docs.amd.com/r/en-US/ug901-vivado-synthesis/Introduction?tocId=CADL3ahSZQVONijyAN534g)

### AMD - Xilinx 官方 Github:

* https://github.com/Xilinx/Vivado-Design-Tutorials
* https://github.com/Xilinx/xup_fpga_vivado_flow
* https://github.com/Xilinx/xup_high_level_synthesis_design_flow

### Boolean Board:

* [Introduction to Vivado: Creating a Vivado Project for the Boolean Board](https://www.realdigital.org/doc/c4ceeb20d229e5f3d4e32f3a74e343e9)
* [Boolean Official Resources](https://www.realdigital.org/doc/c4ceeb20d229e5f3d4e32f3a74e343e9)

### 书籍推荐：

* Vivado 从此开始 - 高亚军 : Vivado 工具链使用 TCL 脚本入门
* 搭建你的数字积木 数字电路与逻辑设计 - 汤勇明

### B站公众号：

* [SKDUCKY](https://space.bilibili.com/3546695893780550/?spm_id_from=333.999.0.0) ：PYNQ使用，Vitis HLS工具

## 环境配置、样题及提交要求

环境配置与提交要求参考:

*  `./env_setup/README.md` [环境配置手册](./env_setup/README.md)

样题参考:

* 组合逻辑电路 `./nbit_adder/readme.md` [设计和实现一个可参数化的 N-bit 加法器](./nbit_adder/readme.md)
* 时序逻辑电路 `./fsm_edge/readme.md` [基于有限状态机的双沿检测器设计与实现](./fsm_edge/readme.md)

TCL 脚本参考及分步说明: 

* `./nbit_adder/nbit_adder_script.tcl` [nbit_adder_script.tcl](./nbit_adder/nbit_adder_script.tcl)