# qsys_simulate

**Repository Path**: kduant/qsys_simulate

## Basic Information

- **Project Name**: qsys_simulate
- **Description**: 试试看能不能将qsys作为系统的一部分进行仿真
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2019-04-06
- **Last Updated**: 2020-12-19

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README


# 准备
1. 正常建立qsys系统, 生成代码时选择生成仿真文件
2. 正常编译nios系统

# step1 默认工程仿真

* 启动流程
    Run Configuations -> Nios II Modelsim


* 仿真脚本路径
    load_sim.tcl -> msim_setup.tcl

* 脚本修改
    默认的发仿真脚本没有testbench, 系统不会正常工作, 需要在testbench里例化qsys系统, 并准备好时钟, 复位等

# step2 将qsys作为顶层的子模块
仿真nios所需要的全部文件都在simulation目录下

* 需要编译下列文件
    - simulation/nios_cpu.v
    - simulation/submodules/*.v
    - simulation/submodules/*.vo
    - simulation/submodules/*.sv

* 将simulation/submodules/下的hex, mif, dat文件copy到modelsim所在目录
```tcl
file copy -force ../simulation/submodules/nios_cpu_cpu_cpu_bht_ram.dat ./
file copy -force ../simulation/submodules/nios_cpu_cpu_cpu_bht_ram.hex ./
file copy -force ../simulation/submodules/nios_cpu_cpu_cpu_bht_ram.mif ./
```

* 将mem_init下的data和hex文件copy到modelsim所在目录
```tcl
file copy -force ../qsys/software/basic/mem_init/hdl_sim/nios_cpu_onchip_memory.dat ./ 
file copy -force ../qsys/software/basic/mem_init/nios_cpu_onchip_memory.hex ./ 
```